


LMQ61460-Q1 具有干扰和噪声抑制技术 (MINT) 的汽车级 3V 至 36V、6A 同步降压转换器

1 特性

- 符合面向汽车应用的 AEC-Q100 标准
 - 温度等级 1: -40°C 至 $+150^{\circ}\text{C}$, T_J
- 功能安全型
 - 可提供用于功能安全系统设计的文档
- 减少干扰和噪声的技术 – 架构 2 (MINT 2)
 - 符合 CISPR25 5 类标准
 - HotRod™ 封装可更大限度地减少开关节点振铃
 - 内部旁路电容器可降低 EMI
 - 并行输入路径可更大限度减少寄生电感
 - 扩频可降低峰值发射
 - 可调节开关节点上升时间
- 专用于条件严苛的汽车应用
 - 支持 42V 的负载突降
 - 在 4A 负载下具有 0.4V 压降 (典型值)
- 可在所有负载下进行高效电源转换
 - 在 13.5V_{IN} 、 3.3V_{OUT} 下具有 $7\mu\text{A}$ 的无负载电流
 - 在 1mA 、 13.5V_{IN} 、 5V_{OUT} 下 PFM 效率为 90%
- 具有用于提升效率的外部偏置选项
- 与以下器件引脚兼容:
 - LM61460-Q1 (36V, 6A)

2 应用

- 汽车信息娱乐系统与仪表组: 音响主机、媒体集线器、USB 充电器、显示屏
- 汽车 ADAS 和车身电子装置



传导 EMI: $V_{\text{OUT}} = 5\text{V}$, $I_{\text{OUT}} = 4\text{A}$

3 说明

LMQ61460-Q1 是一款具有集成旁路电容器的高性能直流/直流同步降压转换器。该器件具有集成式高侧和低侧 MOSFET，能够在 3.0V 至 36V 的宽输入电压范围内提供高达 6A 的输出电流；可耐受 42V 电压，支持 400ms 时长的负载突降。该器件可从压降中进行软恢复，因此无需对输出进行过冲。


LMQ61460-Q1 采用抗干扰与噪声技术以及架构 2 特性 (MINT 2)，可快速、轻松地实现低 EMI 设计。该器件具有假随机展频、集成旁路电容器、可调节 SW 节点上升时间和低 EMI，并采用具有低开关节点振铃和优化型引脚排列的 VQFN-HR 封装，易于使用。开关频率可在 200kHz 至 2.2MHz 范围内同步，从而避开噪声敏感频段。另外，可以选择频率，从而在低工作频率下提高效率，或在高工作频率下缩小设计尺寸。

自动模式可在轻负载运行时进行频率折返，实现仅 $7\mu\text{A}$ (典型值) 的空载电流消耗和高轻负载效率。PWM 和 PFM 模式之间无缝转换，以及超低的 MOSFET 导通电阻和外部偏置输入，均确保在整个负载范围内实现卓越的效率。

封装信息

器件型号	封装 ⁽¹⁾	封装尺寸 ⁽²⁾
LMQ61460-Q1	RJR (VQFN-HR, 14)	4mm × 3.5mm

- 有关更多信息，请参阅节 11。
- 封装尺寸 (长 × 宽) 为标称值，并包括引脚 (如适用)。



效率: $V_{\text{OUT}} = 5\text{V}$, $F_{\text{SW}} = 400\text{ kHz}$



该器件采用具有可湿性侧面的 14 引脚 VQFN-HR 封装。电气特性额定结温范围为 -40°C 至 +150°C。如需其他资源，请参阅 [相关文档](#)。

内容

1 特性	1	7.3 特性说明	16
2 应用	1	7.4 器件功能模式	24
3 说明	1	8 应用和实施	31
4 器件比较表	4	8.1 应用信息.....	31
5 引脚配置和功能	5	8.2 典型应用.....	31
6 规格	6	8.3 电源相关建议.....	46
6.1 绝对最大额定值.....	6	8.4 布局.....	47
6.2 ESD 等级.....	6	9 器件和文档支持	50
6.3 建议运行条件.....	7	9.1 文档支持.....	50
6.4 热性能信息.....	7	9.2 接收文档更新通知.....	50
6.5 电气特性.....	7	9.3 支持资源.....	50
6.6 计时特点.....	9	9.4 商标.....	50
6.7 系统特性.....	10	9.5 静电放电警告.....	50
6.8 典型特性.....	12	9.6 术语表.....	50
7 详细说明	14	10 修订历史记录	51
7.1 概述.....	14	11 机械、封装和可订购信息	51
7.2 功能方框图.....	15		

4 器件比较表

器件	可订购器件型号	参考器件型号	轻负载模式	展频	输出电压	开关频率
LMQ61460-Q1	LMQ61460AASQRJRRQ1	LMQ61460AAS-Q1	自动模式	是	可调节	可调节
	LMQ61460AFSQRJRRQ1	LMQ61460AFS-Q1	FPWM	是	可调节	可调节

5 引脚配置和功能




图 5-1. RJR 封装 14 引脚 VQFN-HR 顶视图

表 5-1. 引脚功能

引脚		类型 ⁽¹⁾	说明
名称	编号		
BIAS	1	P	内部 LDO 输入。将此引脚连接到输出电压点以提高效率。将一个可选的优质 0.1μF 至 1μF 电容器从该引脚接地，以提高抗噪性。如果输出电压高于 12V，则将该引脚接地。
VCC	2	O	内部 LDO 输出。用作内部控制电路的电源。不要连接至任何外部负载。在该引脚和 AGND 之间连接一个 1μF 优质电容器。
AGND	3	G	内部电路的模拟地。反馈和 VCC 是相对于该引脚测量的。必须将 AGND 连接到 PCB 上的 PGND1 和 PGND2。
FB	4	I	内部控制环路的输出电压反馈输入。连接到输出电压检测点，以提供 3.3V 或 5V 固定输出电压出厂选项。连接到反馈分压器抽头点以实现可调输出电压。请勿悬空或接地。
PGOOD	5	O	开漏电源正常状态输出。通过限流电阻器将该引脚上拉至合适的电压电源。高电平 = 电源正常，低电平 = 故障。当 EN = 低电平且 $V_{IN} > 1V$ 时，PGOOD 输出变为低电平。如果不使用该引脚，可以将其开路或接地。
RT	6	I/O	通过一个阻值介于 5.76kΩ 和 66.5kΩ 之间的电阻器将此引脚接地，以将开关频率设置在 200kHz 和 2,200kHz 之间。请勿悬空或接地。
EN/SYNC	7	I	精密使能输入。高电平 = 开启，低电平 = 关闭。可连接至 VIN。精密使能允许将该引脚用作可调节 UVLO。请参阅节 8。不能悬空。EN/SYNC 还可用作同步输入引脚。用于将器件开关频率与系统时钟同步。在外部时钟的上升沿触发。可以使用电容器将同步信号交流耦合到该引脚。当与外部时钟同步时，该器件在强制 PWM 模式下运行并禁用 PFM 轻负载效率模式。请参阅节 7。
VIN1	8	P	转换器的输入电源。将一个或多个优质旁路电容器从该引脚连接到 PGND1。必须为 VIN2 提供低阻抗连接。
PGND1	9	G	内部低侧 MOSFET 的电源地。连接到系统地。必须为 PGND2 提供低阻抗连接。将一个或多个优质旁路电容器从该引脚连接到 VIN1。
SW	10	O	转换器的开关节点。连接到输出电感器。
PGND2	11	G	内部低侧 MOSFET 的电源地。连接到系统地。必须为 PGND1 提供低阻抗连接。将一个或多个优质旁路电容器从该引脚连接到 VIN2。
VIN2	12	P	转换器的输入电源。将一个或多个优质旁路电容器从该引脚连接到 PGND2。必须为 VIN1 提供低阻抗连接。
RBOOT	13	I/O	通过一个电阻器连接到 CBOOT。该电阻必须介于 0Ω 和开路之间，并决定 SW 节点上升时间。
CBOOT	14	I/O	高侧驱动器上部电源轨。在 SW 和 CBOOT 间连接一个 100nF 电容器。一个内部二极管连接到 VCC，并允许 CBOOT 在 SW 节点为低电平时充电。

(1) I = 输入，O = 输出，P = 电源，G = 接地

6 规格

6.1 绝对最大额定值

在推荐的 -40°C 到 +150°C 工作结温范围内测得 (除非另外说明) ⁽¹⁾

参数		最小值	最大值	单位
输入电压	VIN1、VIN2 至 AGND、PGND	-0.3	42	V
	RBOOT 至 SW	-0.3	5.5	V
	CBOOT 至 SW	-0.3	5.5	V
	BIAS 至 AGND、PGND	-0.3	16	V
	EN/SYNC 至 AGND、PGND	-0.3	42	V
	RT 至 AGND、PGND	-0.3	5.5	V
	FB 至 AGND、PGND	-0.3	16	V
	PGOOD 至 AGND、PGND	0	20	V
	PGND 至 AGND ⁽³⁾	-1	2	V
输出电压	SW 至 AGND、PGND ⁽²⁾	-0.3	$V_{IN}+0.3$	V
	VCC 至 AGND、PGND	-0.3	5.5	V
电流	PGOOD 灌电流 ⁽⁴⁾		10	mA
T _J	结温	-40	150	°C
T _{stg}	贮存温度	-40	150	°C

- (1) 应力超出绝对最大额定值中列出的值时可能会对器件造成永久损坏。这些列出的值仅为应力等级，并不表示器件在这些条件下以及在建议工作条件以外的任何其他条件下能够正常运行。长时间处于绝对最大额定条件下可能会影响器件的可靠性。
- (2) 此引脚上可能出现比 GND 低 2V、比 V_{IN} 高 2V 的电压，持续时间 ≤ 200ns，占空比 ≤ 0.01%。
- (3) 此规格适用于 100ns 或更短的电压持续时间。最大直流电压不得超过 ±0.3V。
- (4) 不要超过引脚的额定电压。

6.2 ESD 等级

			值	单位
V _(ESD)	静电放电	人体放电模型 (HBM), 符合 AEC Q100-002 ⁽¹⁾ 器件 HBM 分类等级 2	±2000	V
		充电器件模型 (CDM), 符合 AEC Q100-011 器件 CDM 分类等级 C5	±750	

- (1) AEC Q100-002 指示应当按照 ANSI/ESDA/JEDEC JS-001 规范执行 HBM 应力测试。

6.3 建议运行条件

在建议的 -40°C 到 150°C 工作结温范围内测得 (除非另外说明) ⁽¹⁾

		最小值	标称值	最大值	单位
输入电压	输入电压范围 (启动后)	3		36	V
输出电压	可调版本的输出电压范围 ⁽²⁾	1		$0.95 \times V_{IN}$	V
频率	频率调节范围	200		2200	kHz
同步频率	同步频率范围	200		2200	kHz
负载电流	输出直流电流范围 ⁽³⁾	0		6	A
温度	工作结温 T_J 范围 ⁽⁴⁾	-40		150	°C

(1) 建议运行条件表示器件可正常工作的条件,但不规定具体的性能限制。有关规定的规格,请参阅 [电气特性](#)。

(2) 在任何情况下,输出电压都不得降至零伏以下。

(3) 在高开关频率和/或高环境温度下运行时,最大持续直流电流可能会降低。详细信息,请参阅应用部分。

(4) 高结温会缩短工作寿命。结温高于 125°C 时,工作寿命会缩短。

6.4 热性能信息

此表中给出的 $R_{\theta JA}$ 值仅用于与其他封装的比较,不能用于设计目的。这些值是根据 JESD 51-7 计算的,并在 4 层 JEDEC 板上进行了仿真。它们并不代表在实际应用中获得的性能。例如,使用 4 层 PCB,可以实现 $R_{\theta JA} = 25^\circ\text{C/W}$ 。有关设计信息,请参阅图 8-2。

热指标 ^{(1) (2)}		LMQ61460-Q1	单位
		RJR (QFN)	
		14 引脚	
$R_{\theta JA}$	结至环境热阻	59	°C/W
$R_{\theta JC(top)}$	结至外壳 (顶部) 热阻	19	°C/W
$R_{\theta JB}$	结至电路板热阻	19.2	°C/W
Ψ_{JT}	结至顶部特征参数	1.4	°C/W
Ψ_{JB}	结至电路板特征参数	19	°C/W
$R_{\theta JC(bot)}$	结至外壳 (底部) 热阻	-	°C/W

(1) 有关新旧热指标的更多信息,请参阅 [半导体和 IC 封装热指标应用手册](#)。

(2) 此表中给出的 $R_{\theta JA}$ 值仅用于与其他封装的比较,不能用于设计目的。这些值是根据 JESD 51-7 计算的,并在 4 层 JEDEC 板上进行了仿真。这些值并不代表在实际应用中获得的性能。

6.5 电气特性

限制值适用于推荐的 -40°C 至 +150°C 工作结温范围,除非另有说明。最小和最大限制经过测试、设计和统计相关性分析确定。典型值表示 $T_J = 25^\circ\text{C}$ 条件下最有可能达到的参数标准,仅供参考。除非另有说明,以下条件适用: $V_{IN} = 13.5\text{V}$ 。VIN1 短接至 $V_{IN2} = V_{IN}$ 。 V_{OUT} 是转换器输出电压。

参数	测试条件	最小值	典型值	最大值	单位
电源电压和电流					
$V_{IN_OPERATE}$	工作输入电压 ⁽³⁾	启动需要	3.95		V
		运行后	3.0		
$V_{IN_OPERATE_H}$	迟滞 ⁽³⁾		1		V
I_Q	工作静态电流 (非开关); 在 VIN 引脚上测量 ⁽¹⁾	$V_{FB} = +5\%$, $V_{BIAS} = 5\text{V}$	0.6	6	μA
I_{BIAS}	流入 BIAS 引脚的电流 (非开关、 $T_J = 125^\circ\text{C}$ 时的最大值) ⁽¹⁾	$V_{FB} = +5\%$, $V_{BIAS} = 5\text{V}$, 自动模式	24	31.2	μA
I_{SD}	关断静态电流; 在 VIN 引脚处测得	$EN = 0\text{V}$ 、 $T_J = 25^\circ\text{C}$	0.6	6	μA
ENABLE					

6.5 电气特性 (续)

限制值适用于推荐的 -40°C 至 $+150^{\circ}\text{C}$ 工作结温范围, 除非另有说明。最小和最大限制经过测试、设计和统计相关性分析确定。典型值表示 $T_J = 25^{\circ}\text{C}$ 条件下最有可能达到的参数标准, 仅供参考。除非另有说明, 以下条件适用: $V_{IN} = 13.5\text{V}$ 。VIN1 短接至 $V_{IN2} = V_{IN}$ 。 V_{OUT} 是转换器输出电压。

参数		测试条件	最小值	典型值	最大值	单位
V _{EN}	使能输入阈值电压 - 上升		1.263			V
V _{EN-ACC}	使能输入阈值电压 - 与典型值的上升偏差		-8.1		8.1	%
V _{EN-HYST}	使能阈值磁滞占 V _{EN} (典型值) 的百分比		24	28	32	%
V _{EN-WAKE}	使能唤醒阈值		0.4			V
I _{EN}	使能引脚输入电流	V _{IN} = EN = 13.5V	2.3			μA
V _{EN_SYNC}	使用 EN/SYNC 引脚进行同步所需的边沿高度	上升/下降时间 < 30ns	2.4			V
LDO - VCC						
V _{CC}	内部 V _{CC} 电压	V _{BIAS} > 3.4V , CCM 运行 ⁽³⁾	3.3			V
		V _{BIAS} = 3.1V , 非开关	3.1			
V _{CC_UVLO}	内部 V _{CC} 输入欠压锁定	V _{CC} 上升欠压阈值	3.6			V
V _{CC_UVLO_HYST}	内部 V _{CC} 输入欠压锁定	迟滞低于 V _{CC_UVLO}	1.1			V
反馈						
V _{FB_acc}	5V、3.3V 和可调节 (1V FB) 版本的初始基准电压精度	V _{IN} = 3.3V 至 36V , T _J = 25℃ , FPWM 模式	-1		1	%
I _{FB}	从 FB 到 AGND 的输入电流	仅限可调节版本 , FB = 1V	10			nA
振荡器						
f _{ADJ}	通过 R _T 或 SYNC 实现的最小可调频率	RT = 66.5kΩ	0.18	0.2	0.22	MHz
	采用 400kHz 时可通过 R _T 或 SYNC 调整频率	RT = 33.2kΩ	0.36	0.4	0.44	MHz
	通过 R _T 或 SYNC 实现的最大可调频率	RT = 5.76kΩ	1.98	2.2	2.42	MHz
f _{S SS}	展频运行的频率范围 - 与中心频率的最大偏差	可用展频	2			%
f _{PSS}	展频频谱图频率 ⁽³⁾	展频可用 , f _{SW} = 2.1MHz	1.5			Hz
MODE/SYNC 引脚						
MOSFET						
R _{DS(ON)_HS}	电源开关导通电阻	高侧 MOSFET R _{DS(ON)}	41			82 mΩ
R _{DS(ON)_LS}	电源开关导通电阻	低侧 MOSFET R _{DS(ON)}	21			45 mΩ
V _{BOOT_UVLO}	与 SW 相比 CBOOT 引脚上的电压 , 将关闭高侧开关		2.1			V
电流限值						
I _{L-HS}	高侧开关电流限值 ⁽²⁾	占空比接近 0%	8.9	10.3	11.5	A
I _{L-LS}	低侧开关电流限值		6.1	7.1	8.1	A
I _{L-ZC}	过零电流限值。 流出 SW 引脚的电流方向为正	自动模式 , 静态测量	0.25			A
I _{L-NEG}	负电流限值 FPWM 和 SYNC 模式。 流出 SW 引脚的电流方向为正。	FPWM 运行	-3			A
I _{PK_MIN_0}	自动模式下的最小峰值命令/器件电流额定值	脉冲持续时间 < 100ns	25			%

6.5 电气特性 (续)

限制值适用于推荐的 -40°C 至 $+150^{\circ}\text{C}$ 工作结温范围, 除非另有说明。最小和最大限制经过测试、设计和统计相关性分析确定。典型值表示 $T_J = 25^{\circ}\text{C}$ 条件下最有可能达到的参数标准, 仅供参考。除非另有说明, 以下条件适用: $V_{IN} = 13.5\text{V}$ 。VIN1 短接至 $V_{IN2} = V_{IN}$ 。 V_{OUT} 是转换器输出电压。

参数		测试条件	最小值	典型值	最大值	单位
I _{PK_MIN_100}	自动模式下的最小峰值命令/器件电流额定值	脉冲持续时间 > 1μs		12.5		%
V _{HICCUP}	FB 电压与待调节 FB 电压之比	不是在软启动期间		40		%
电源正常						
PGD _{OV}	PGOOD 上限阈值 - 上升	V _{OUT} 百分比设置	105	107	110	%
PGD _{UV}	PGOOD 阈值下限 - 下降	V _{OUT} 百分比设置	92	94	96.5	%
PGD _{HYST}	PGOOD 上限阈值 (上升和下降)	V _{OUT} 百分比设置		1.3		%
V _{IN} (PGD_VALID)	正常 PGOOD 功能的输入电压		1.0			V
V _{PGD} (LOW)	低电平 PGOOD 功能输出电压	46μA 上拉至 PGOOD 引脚, V _{IN} = 1.0V, EN = 0V			0.4	V
		1mA 上拉至 PGOOD 引脚, V _{IN} = 13.5V, EN = 0V			0.4	
		2mA 上拉至 PGOOD 引脚, V _{IN} = 13.5V, EN = 3.3V			0.4	
R _{PGD}	PGOOD 输出的 R _{DS(ON)}	1mA 上拉至 PGOOD 引脚, EN = 0V		17	40	Ω
		1mA 上拉至 PGOOD 引脚, EN = 3.3V		40	90	Ω
I _{OV}	过压条件下 SW 节点上的下拉电流			0.5		mA
热关断						
T _{SD_R}	热关断上升阈值 ⁽³⁾		158	168	180	℃
T _{SD_HYST}	热关断迟滞 ⁽³⁾			10		℃

- (1) 此电流是器件在开环条件下不发生开关时使用的电流, FB 拉至标称值的 +5%。此电流并不代表系统在调节时的总输入电流。有关更多信息, 请参阅 [系统特性表](#) 和 [节 7.3.14](#)。
- (2) 高侧电流限制是占空比的函数。高侧电流限制值在小占空比条件下最高, 在高占空比条件下更低。
- (3) 参数由相关参数的设计、统计分析和生产测试指定。

6.6 计时特点

限制值适用于推荐的 -40°C 至 $+150^{\circ}\text{C}$ 工作结温范围, 除非另有说明。最小和最大限制经过测试、设计和统计相关性分析确定。典型值表示 $T_J = 25^{\circ}\text{C}$ 条件下最有可能达到的参数标准, 仅供参考。除非另有说明, 以下条件适用: $V_{IN} = 13.5\text{V}$ 。

参数	测试条件	最小值	典型值	最大值	单位	
开关节点						
t _{ON_MIN}	最小高侧开关导通时间	V _{IN} = 20V，I _{OUT} = 2A，RBOOT 短接至 CBOOT	55	70	ns	
t _{ON_MAX}	最大高侧开关导通时间		9		μ s	
t _{OFF_MIN}	最小低侧开关导通时间	V _{IN} = 4.0V，I _{OUT} = 1A，RBOOT 短接至 CBOOT	65	85	ns	
t _{ss}	从第一个 SW 脉冲到 90% V _{REF} 的时间	V _{IN} ≥ 4.2V	3.5	5	7	ms
t _{ss2}	从第一个 SW 脉冲到 FPWM 锁定释放的时间（ 如果输出未处于稳压状态 ）	V _{IN} ≥ 4.2V	9.5	13	17	ms
t _w	短路等待时间（ “断续” 时间 ）		80			ms

6.6 计时特点 (续)

限制值适用于推荐的 -40°C 至 $+150^{\circ}\text{C}$ 工作结温范围, 除非另有说明。最小和最大限制经过测试、设计和统计相关性分析确定。典型值表示 $T_J = 25^{\circ}\text{C}$ 条件下最有可能达到的参数标准, 仅供参考。除非另有说明, 以下条件适用: $V_{IN} = 13.5\text{V}$ 。

参数	测试条件	最小值	典型值	最大值	单位
ENABLE					
t_{EN}	导通延迟 ⁽¹⁾	$C_{VCC} = 1\mu\text{F}$ 时从 EN 高电平到第一个 SW 脉冲的时间 (如果输出从 0V 开始)		0.7	ms
t_B	上升沿或下降沿后 EN 消隐 ⁽¹⁾	4		28	μs
t_{SYNC_EDGE}	启用边沿后同步信号保持时间以进行边沿识别	100			ns
SYNC					
电源正常					
$t_{PGDFLT(rise)}$	PGOOD 高电平信号的延迟时间	1.5	2	2.5	ms
$t_{PGDFLT(fall)}$	PGOOD 功能的干扰滤波器时间常数		120		μs

(1) 使用相关参数的设计、统计分析和生产测试指定参数; 未经量产测试。

6.7 系统特性

如果使用典型应用电路中的元件值, 则根据设计指定以下值。限值适用于 -40°C 至 $+150^{\circ}\text{C}$ 结温范围 (除非另外说明)。最小值和最大值限值是经过测试、设计或统计相关性分析而得出。典型值表示 $T_J = 25^{\circ}\text{C}$ 条件下最有可能达到的参数标准, 仅供参考。除非另有说明, 以下条件适用: $V_{IN} = 13.5\text{V}$ 。VIN1 短接至 VIN2 = V_{IN} 。 V_{OUT} 是输出设置。这些参数未经生产环境测试。

参数		测试条件	最小值	典型值	最大值	单位
效率						
η_{5V_2p1MHz}	典型效率为 2.1MHz	$V_{OUT} = 5V, I_{OUT} = 4A, R_{BOOT} = 0\Omega$	93		%	
		$V_{OUT} = 5V, I_{OUT} = 100\mu A, R_{BOOT} = 0\Omega, R_{FBT} = 1M\Omega$	73			
η_{3p3V_2p1MHz}	典型效率为 2.1MHz	$V_{OUT} = 3.3V, I_{OUT} = 4A, R_{BOOT} = 0\Omega$	91		%	
		$V_{OUT} = 3.3V, I_{OUT} = 100\mu A, R_{BOOT} = 0\Omega, R_{FBT} = 1M\Omega$	71			
η_{5V_400kHz}	典型效率为 400kHz	$V_{OUT} = 5V, I_{OUT} = 4A, R_{BOOT} = 0\Omega$	95		%	
		$V_{OUT} = 5V, I_{OUT} = 100\mu A, R_{BOOT} = 0\Omega, R_{FBT} = 1M\Omega$	76			
运行范围						
V_{VIN_MIN1}	在启动后负载降低时实现完整功能的 V_{IN} 。	V_{OUT} 设置为 3.3V	3.0		V	
V_{VIN_MIN2}	在启动后 100% 最大额定负载下实现完整功能的 V_{IN} 。	V_{OUT} 设置为 3.3V	3.95		V	
I_{Q_VIN}	工作静态电流 ⁽¹⁾	$V_{OUT} = 3.3V, I_{OUT} = 0A$, 自动模式, $R_{FBT} = 1M\Omega$	7		μA	
		$V_{OUT} = 5V, I_{OUT} = 0A$, 自动模式, $R_{FBT} = 1M\Omega$	10			
V_{DROP1}	输入到输出电压差分, 以保持调节精度而不会出现电感器 DCR 压降	$V_{OUT} = 3.3V, I_{OUT} = 4A$, 25℃ 时的输出精度为 -3%	0.4		V	
		$V_{OUT} = 3.3V, I_{OUT} = 4A$, 125℃ 时的输出精度为 -3%	0.55			

6.7 系统特性 (续)

如果使用典型应用电路中的元件值，则根据设计指定以下值。限值适用于 -40°C 至 $+150^{\circ}\text{C}$ 结温范围 (除非另外说明)。最小值和最大值限值是经过测试、设计或统计相关性分析而得出。典型值表示 $T_J = 25^{\circ}\text{C}$ 条件下最有可能达到的参数标准，仅供参考。除非另有说明，以下条件适用： $V_{IN} = 13.5\text{V}$ 。VIN1 短接至 $V_{IN2} = V_{IN}$ 。 V_{OUT} 是输出设置。这些参数未经生产环境测试。

参数		测试条件	最小值	典型值	最大值	单位
V _{DROP2}	输入到输出电压差分，以保持 f _{SW} ≥ 1.85MHz，无 DCR 压降	V _{OUT} = 3.3V，I _{OUT} = 4A，25℃ 时的调节精度为 -3%	0.8		V	
		V _{OUT} = 3.3V，I _{OUT} = 4A，125℃ 时的调节精度为 -3%	1.2			
D _{MAX}	最大开关占空比	f _{SW} = 1.85MHz	87		%	
		在频率折返期间	98		%	
RBOOT						
t _{RISE}	SW 节点上升时间	R _{BOOT} = 0 Ω，I _{OUT} = 2A (10% 至 80%)	2.15		ns	
		R _{BOOT} = 100 Ω，I _{OUT} = 2A (10% 至 80%)	2.7		ns	

(1) 有关此规格的含义以及计算方法，请参阅详细说明。

6.8 典型特性

除非另有说明，否则 $V_{IN} = 13.5V$ 且 $f_{SW} = 2100kHz$




图 6-1. 非开关输入电源电流




图 6-2. 关断电源电流




图 6-3. 反馈电压




图 6-4. LMQ61460-Q1 高侧和低侧电流限制




图 6-5. 开关频率






图 6-6. 高侧和低侧开关 R_{DS_ON}

6.8 典型特性 (续)

除非另有说明，否则 $V_{IN} = 13.5V$ 且 $f_{SW} = 2100kHz$



7 详细说明

7.1 概述

LMQ61460-Q1 是一款宽输入同步峰值电流模式降压稳压器，专为各种汽车应用而设计。该稳压器可在宽开关频率范围内运行，包括 AM 以下频带（400kHz 时）以及 AM 以上频带（2.1MHz 时）。该器件可在宽转换比范围内运行。如果最短导通时间或最短关断时间不支持所需的转换比，则频率会自动降低，从而在输入电压瞬态期间通过高工作频率设置保持输出电压调节。

该器件专为低 EMI 而设计，并针对高于和低于 AM 频带运行情况进行了优化：


- 符合 CISPR25 5 类标准
- HotRod 封装可更大限度地减少开关节点振铃
- 并行输入路径可更大限度减少寄生电感
- 内部旁路电容器可降低 EMI
- 扩频可降低峰值发射
- 可调节 SW 节点上升时间

这些特性可以共同消除屏蔽和其他昂贵的 EMI 缓解措施。

该器件旨在更大限度地降低最终产品成本并减小其尺寸，同时可在要求苛刻的汽车环境中运行。LMQ61460-Q1 可通过其 RT 引脚设置为在 200kHz 至 2.2MHz 的范围内运行。如果以 2.1MHz 频率运行，则可以使用小型无源器件。先进的电流限制功能允许使用针对 6A 稳压器进行优化的电感器。此外，该器件还具有低空载电流消耗，非常适合非电池电源的常开型应用。低关断电流和高最大工作电压还可省去外部负载开关且无需输入瞬态保护。为进一步降低系统成本，提供了高级 PGOOD 输出，这通常无需使用外部复位或监控器件。

LMQ61460-Q1 器件符合 AEC-Q100 标准，可在高达 150°C 的结温下确保电气特性。

7.2 功能方框图



7.3 特性说明

7.3.1 EN/SYNC 用于使能和 V_{IN} UVLO

启动和关断由 EN/SYNC 输入和 V_{IN} UVLO 控制。要使器件保持关断模式，请向 EN 引脚施加低于 V_{EN_WAKE} (0.4V) 的电压。在关断模式下，静态电流降至 $0.6\mu A$ (典型值)。在高于 V_{EN_WAKE} 和低于 V_{EN} 的电压下，VCC 处于运行状态，SW 节点处于非运行状态。EN 电压高于 V_{EN} 后，只要输入电压高于 3V，芯片就开始正常开关。

EN/SYNC 引脚不能悬空。使之工作的最简单方法是将 EN/SYNC 引脚连接到 V_{IN} ，以便在 V_{IN} 将内部 VCC 驱动到高于其 UVLO 电平时实现器件自启动。但是，许多应用都受益于图 7-1 中所示的使能分压器网络，该网络可建立精密输入欠压锁定 (UVLO)。UVLO 可用于时序控制，防止与长输入电缆配合使用时重新触发器件，或减少电池电源深度放电的发生。请注意，精密使能阈值 V_{EN} 的容差为 8.1%。迟滞必须足以防止重新触发。另一个 IC 的外部逻辑输出也可用于驱动 EN/SYNC 引脚，从而实现系统电源时序。




图 7-1. V_{IN} SYNC 使用 EN 引脚

方程式 1 可计算电阻值。

$$R_{ENB} = R_{ENT} \cdot \frac{V_{EN}}{V_{ON} - V_{EN}} \quad (1)$$

其中

- V_{ON} 是所设计电路所需的典型启动输入电压。

请注意，EN 引脚也可用作外部同步时钟输入。在检测到时钟边沿后，将消隐时间 t_B 应用于使能逻辑。消隐时间内的任何逻辑更改都将被忽略。当器件处于关断模式时，消隐时间不适用。消隐时间范围为 $4\mu s$ 至 $28\mu s$ 。要有效地禁用输出，EN/SYNC 输入必须保持低电平超过 $28\mu s$ 。

7.3.2 用于同步的 EN/SYNC 引脚

LMQ61460-Q1 EN/SYNC 引脚可用于将内部振荡器与外部时钟进行同步。内部振荡器可通过将正向时钟沿交流耦合至 EN 引脚来实现同步，如图 7-2 所示。TI 建议将 R_{ENT} 和 R_{ENB} 的并联总阻值保持在 $100k\Omega$ 范围内。同步需要 R_{ENT} ，但 R_{ENB} 可以不安装。开关动作可同步至频率为 $200kHz$ 到 $2.2MHz$ 的外部时钟。外部时钟必须在启动前关闭，以实现正确的启动时序。




图 7-2. 允许使用 EN 引脚实现同步的典型实现方案

参考图 7-3，EN 引脚上的交流耦合电压边沿必须超过 SYNC 振幅阈值 $V_{EN_SYNC_MIN}$ ，才能触发内部同步脉冲检测器。此外，EN/SYNC 上升脉冲和下降脉冲的最小持续时间必须长于 $t_{SYNC_EDGE(MIN)}$ 并且短于消隐时间 t_b 。TI 建议使用通过 1nF 电容器 C_{SYNC} 耦合的具有 3.3V 或更高振幅的脉冲信号。




图 7-3. 典型 SYNC/EN 波形

在应用有效同步信号 2048 个周期后，时钟频率突然变为所应用信号的频率。此外，如果使用的器件具有展频功能，则有效的同步信号会覆盖展频，将展频关闭，并且时钟会切换到应用的时钟频率。

7.3.3 可调开关频率

使用从器件 RT 引脚连接到 AGND 的电阻器来设置工作频率。使用方程式 2 或参考图 7-4 来获得电阻器阻值。请注意，超出建议范围的电阻器阻值可能会导致器件关断，这可防止在 RT 引脚对地短路或保持开路时发生意外运行。请勿向该引脚施加脉冲信号以强制同步。如果需要同步，请参阅节 7.3.2。

$$R_{RT}(k\Omega) = (1 / f_{SW}(kHz) - 3.3 \times 10^{-5}) \times 1.346 \times 10^4 \quad (2)$$




图 7-4. 设置时钟频率

7.3.4 时钟锁定

检测到有效的同步信号后，就会启动时钟锁定程序。LMQ61460-Q1 通过 EN/SYNC 引脚接收此信号。在大约 2048 个脉冲之后，时钟频率完成到同步信号频率的平稳过渡，而不会出现输出变化。请注意，频率突然调整时，相位保持不变，因此默认频率下运行与同步频率下运行之间的时钟周期为中间长度。这可以消除非常长或非常短的脉冲。频率调整后，相位会在几十个周期内进行调整，以便上升同步边沿与上升的 SW 节点脉冲相对应。请参阅图 7-5。




图 7-5. 同步过程

7.3.5 PGOOD 输出运行

实现了 PGOOD 功能以替代分立式复位器件，从而减少 BOM 数量并降低成本。当反馈电压超出指定的 PGOOD 阈值时，PGOOD 引脚电压变为低电平（请参阅图 6-8），这可能发生在电流限制和热关断情况下，以及处于禁用状态和正常启动期间。干扰滤波器可防止在输出电压的短时偏移（例如在线路和负载瞬态期间）时出现错误标志。持续时间少于 t_{PGDFLT_FALL} 的输出电压偏移不会触发电源正常标志。通过参考图 7-6，可以更好地理解电源正常运行。

电源正常输出包含一个开漏 NMOS，需要一个外部上拉电阻连接到合适的逻辑电源或 V_{OUT} 。当 EN 拉低时，标志输出也被强制为低电平。在 EN 为低电平时，只要输入电压为 $\geq 1V$ （典型值），电源正常输出就保持有效。




图 7-6. PGGOOD 时序图 (不包括 OV 事件)

表 7-1. 导致 PGGOOD 发出故障信号 (拉至低电平) 的条件

故障条件启动	故障条件结束 (在此之后, 必须经过 $t_{PGDFLT(rise)}$ 才能释放 PGGOOD 输出) (1)
$V_{OUT} < V_{OUT-target} \times PGDUV$ 且 $t > t_{PGDFLT(fall)}$	稳压输出电压: $V_{OUT-target} \times (PGDUV + PGDHYST) < V_{OUT} < V_{OUT-target} \times (PGDOV - PGDHYST)$ (请参阅图 6-8)
$V_{OUT} > V_{OUT-target} \times PGDOV$ 且 $t > t_{PGDFLT(fall)}$	稳压输出电压
$T_J > T_{SD_R}$	$T_J < T_{SD_F}$ 且稳压输出电压
$EN < V_{EN_Falling}$	$EN > V_{EN_Rising}$ 且稳压输出电压
$V_{CC} < V_{CC_UVLO} - V_{CC_UVLO_HYST}$	$V_{CC} > V_{CC_UVLO}$ 且稳压输出电压

(1) 作为额外的运行检查, PGGOOD 在软启动期间保持低电平, 这定义为直到达到完整输出电压或者自启动以来经过 t_{SS2} (以较小者为准)。

7.3.6 内部 LDO、VCC UVLO 和 BIAS 输入

VCC 引脚是内部 LDO 的输出, 用于为器件的控制电路供电。额定输出为 3V 至 3.3V。BIAS 引脚是内部 LDO 的输入。该输入端可连接到 V_{OUT} 以提供尽可能低的输入电源电流。如果 BIAS 电压低于 3.1V, 则 VIN1 和 VIN2 直接为内部 LDO 供电。

为了防止不安全运行, VCC 具有 UVLO, 可在内部电压过低时防止进行开关操作。请参阅节 6.5 中的 V_{CC_UVLO} 和 $V_{CC_UVLO_HYST}$ 。请注意, 这些 UVLO 值和 LDO 的压降用于推导最小 $V_{IN_OPERATE}$ 和 $V_{IN_OPERATE_H}$ 值。

7.3.7 自举电压和 V_{CBOOT_UVLO} (CBOOT 引脚)

高侧 (HS) 开关的驱动器需要高于 V_{IN} 的偏置。连接在 CBOOT 和 SW 之间的电容器 C_{BOOT} 用作电荷泵, 用于将 CBOOT 引脚上的电压升压到 $SW + V_{CC}$ 。器件裸片上集成了一个自举二极管, 以更最大限度地减少外部元件数量。TI 建议使用额定电压为 10V 或更高的 100nF 电容器。 V_{BOOT_UVLO} 阈值 (典型值 2.1V) 旨在保持 HS 开关正常运行。如果 C_{BOOT} 电容器电压降至 V_{BOOT_UVLO} 以下, 则器件会在尝试打开 HS 开关之前启动一个打开低侧开关的充电序列。

7.3.8 SW 节点压摆率可调

为了在效率方面优化 EMI, 该器件旨在于高侧 FET 导通期间通过电阻器选择高侧 FET 驱动器的强度。请参阅图 7-7。通过 RBOOT 引脚消耗的电流 (虚线环路) 被放大并通过 CBOOT 消耗 (虚线)。该电流用于导通高侧电源 MOSEFT。




图 7-7. 显示 RBOOT 功能的简化电路

由于 RBOOT 对 CBOOT 短路，因此上升时间非常短。因此，直到高于 150MHz 时，SW 节点谐波才会“滚降”。100 Ω 的启动电阻对应于大约 2.7ns 的 SW 节点上升，该 100 Ω 启动电阻实际上消除了 SW 节点过冲。在大多数情况下，这种较长的上升时间使 SW 节点谐波中的能量都能在 100MHz 附近滚降。滚降谐波可以消除许多应用中对屏蔽和共模扼流圈的需求。请注意，上升时间随着输入电压的增加而延长。随着 RBOOT 电阻升高，存储电荷产生的噪声也显著降低。采用较低压摆率切换也会降低效率。

7.3.9 展频

展频是一种出厂选项。要查找启用了展频的器件，请参阅节 4。展频的目的是通过在比具有固定频率运行的器件更宽的频率范围内分散这些发射来消除特定频率下的峰值发射。在包含芯片的大多数系统中，可以轻松过滤开关频率前几个谐波的低频传导发射。更困难的设计标准是减少 FM 频带中较高谐波的发射。这些谐波通常通过开关节点和电感器周围的电场耦合到环境中。该器件使用 $\pm 2\%$ 的频率展频，该展频在 FM 和 TV 频带内平滑传播能量，但足够小，能够将次谐波发射限制在器件开关频率以下。器件开关频率下的峰值发射仅略微降低不到 1dB，而 FM 频带中的峰值通常降低超过 6dB。

该器件使用基于线性反馈移位寄存器 (LFSR) 的逐周期跳频方法。这款智能假随机发生器可限制逐周期频率变化，从而限制输出纹波。假随机模式以低于 1.5Hz 的频率重复，该频率低于音频频带。

展频仅在器件时钟以固有频率自由运行时才可用。以下任一条件都会覆盖展频，从而关闭展频：

- 时钟在压降期间变慢。
- 在自动模式下，时钟在轻负载时变慢。在 FPWM 模式下，即使没有负载，展频也处于活动状态。
- 在高输入电压与低输出电压比条件下，当器件以最短导通时间运行时，内部时钟会变慢，从而禁用展频。请参阅节 6.6。
- 该时钟与外部时钟同步。

7.3.10 软启动和从压降中恢复


该器件使用基于基准的软启动，可防止启动期间输出电压过冲和大浪涌电流。软启动由以下任一条件触发：

- 为 IC 的 VIN 引脚供电，释放 UVLO。
- EN 用于打开器件。
- 从断续等待期恢复
- 由于过热保护而从关断状态恢复

触发软启动后，IC 将执行以下操作：

- IC 用来调节输出电压的基准缓慢升高。最终结果是，输出电压需要 t_{SS} 的时间达到所需值的 90%。
- 工作模式设置为自动，从而激活二极管仿真。这样在输出端已经存在电压时，无需将输出拉低即可启动。

总之，这些操作可在浪涌电流受限的情况下实现启动，还允许使用更大的输出电容器和更高的负载条件，从而使电流在启动期间接近电流限值而不会触发断续。请参阅图 7-8。



软启动运行时，输出电压可以从 0V 开始，如左侧曲线所示；也可以从已存在的电压开始，如右图所示。无论哪种情况，输出电压必须在软启动后的 t_{SS} 时间达到所需值的 10% 以内。软启动期间，FPWM 和断续模式处于禁用状态。输出达到稳压或 t_{SS2} （以先发生的时间为准）后，断续和 FPWM 模式均会启用。


图 7-8. 软启动运行

只要输出电压下降超过几个百分点，输出电压就会缓慢升高。这种情况称为从压降中恢复，与软启动的区别主要体现在三个方面：

- 基准电压设置为比实现当前输出电压所需的值高出大概 1%。
- 如果输出电压低于其设定点的 0.4 倍，则允许断续。请注意，压降调节期间会抑制断续。
- 从压降中恢复期间允许 FPWM 模式。如果输出电压突然被一个外部电源上拉，该器件可在输出端下拉。

尽管称为从压降中恢复，但只要输出电压下降到比设定点低几个百分点，此功能就会激活。这主要在以下条件下发生：

- 压降：当输入电压不足以生成所需的输出电压时
- 过流：当发生严重程度不足以触发断续模式的过流事件时



无论是由于高负载还是低输入电压导致输出电压下降，一旦导致输出降至设定点以下的条件消除，输出就会以与启动期间相同的速度爬升。尽管不会由于压降而触发断续，但如果输出电压低于输出设定点的 0.4 倍且持续时间超过 128 个时钟周期，则原则上可以在恢复期间触发断续。

图 7-9. 从压降中恢复




图 7-10. 从压降中恢复 ($V_{OUT} = 5V$, $I_{OUT} = 4A$, $V_{IN} = 13.5V$ 至 $4V$ 至 $13.5V$)

7.3.11 输出电压设置

如果 LMQ61460-Q1 具有固定 5V 或固定 3.3V 输出，只需将 FB 连接到输出端即可。有关布局信息，请参阅 [节 8.1](#)。

对于具有可调输出电压的 LMQ61460-Q1 版本，在输出电压和 FB 引脚之间使用一个反馈电阻分压器网络来设置输出电压电平。请参阅 [图 7-11](#)。




图 7-11. 设置可调版本的输出电压

该器件为反馈 (FB) 引脚提供 1V 基准电压。FB 引脚电压由内部控制器调节为与基准电压相同。输出电压电平随后由电阻分压器的比率设定。使用 [方程式 3](#) 来确定在期望输出电压和给定 R_{FBT} 情况下的 R_{FBB} 。 R_{FBT} 通常介于 $10k\Omega$ 和 $1M\Omega$ 之间。建议 R_{FBT} 为 $100k\Omega$ ，与 $1M\Omega$ 相比可提高抗噪性能，与较低电阻值相比可降低电流消耗。

$$R_{FBB} = \frac{R_{FBT}}{V_{OUT} - 1} \quad (3)$$

此外，可能需要一个与 R_{FBT} 并联的前馈电容器 C_{FF} 来优化瞬态响应。

7.3.12 过流和短路保护

该器件通过针对高侧和低侧 MOSFET 的逐周期电流限制在过流情况下得到保护。

高侧 MOSFET 过流保护是通过峰值电流模式控制的特性来实现的。当高侧开关在较短的消隐时间后导通时，将检测到高侧开关电流。在每个开关周期，将高侧开关电流与固定电流设定点的最小值，或与电压调节环路的输出减去斜率补偿之后的值进行比较。由于电压环路具有最大值并且斜率补偿随占空比增加，因此当占空比高于 35% 时，高侧电流限值会随着占空比的增加而减小。请参阅图 7-12。




图 7-12. 允许流经 HS FET 的最大电流 - LMQ61460-Q1 占空比的函数

当低侧开关接通时，也会检测和监控开关电流。与高侧器件一样，低侧器件会根据电压控制环路低侧电流限值的命令关断。如果低侧开关电流在开关周期结束时高于 I_{LS_Limit} ，则开关周期会延长，直到低侧电流降至限值以下。一旦低侧电流降至其限值以下，低侧开关就会关断，并且只要自高侧器件上次导通后至少经过一个时钟周期，高侧开关就会再次导通。




图 7-13. 电流限值波形



因为电流波形假定值介于 I_{L-HS} 和 I_{L-LS} 之间，因此最大输出电流非常接近这两个值的平均值。使用了迟滞控制，并且当输出电压接近零时，电流不会增加。

如果存在极端过载情况，该器件会采用断续过流保护，并且在连续 128 个开关周期内满足以下条件：

- 输出电压低于输出电压设定点的约 0.4 倍。
- 自软启动开始经过大于 t_{SS2} 的时间；请参阅节 7.3.10。
- 该器件不在压降下运行，表明具有最短关断时间受控占空比。

在断续模式下，器件会自行关断，并在 t_W 后尝试软启动。断续模式有助于在严重过流和短路情况下降低器件功耗。请参阅图 7-14。

一旦消除过载，器件就会像在软启动中一样恢复；请参阅图 7-15。



7.3.13 热关断

当 IC 结温超过 165°C (典型值) 时，热关断通过关闭内部开关来防止器件达到极端结温。低于 158°C 时不会触发热关断。发生热关断后，迟滞会阻止器件开关，直到结温降至约 155°C。当结温降至低于 155°C (典型值) 时，器件会尝试软启动。

当器件由于结温过高而关断时，继续向 VCC 供电。为了防止由于对 VCC 施加短路而导致过热，为 VCC 供电的 LDO 降低了电流限制，而器件因高结温而被禁用。在热关断期间，VCC 电流限制降至几毫安。

7.3.14 输入电源电流

该器件设计为在调节轻负载时具有非常低的输入电源电流，这是通过从输出端为大部分内部电路供电来实现的。BIAS 引脚是 LDO 的输入端，可为大多数控制电路供电。通过将 BIAS 输入引脚连接到稳压器的输出端，可从输出端汲取少量电流。该电流在输入端按 V_{OUT}/V_{IN} 的比率降低。

$$I_{Q_VIN} = I_Q + I_{EN} + (I_{BIAS} + I_{div}) \frac{\text{Output Voltage}}{\eta_{eff} \times \text{Input Voltage}} \quad (4)$$

其中

- I_{Q_VIN} 是空载时运行 (开关) 降压转换器消耗的电流。
- I_Q 是从 V_{IN} 端子汲取的电流。请参阅节 6.5 中的 I_Q 。
- I_{EN} 是 EN 端子汲取的电流。如果 EN 连接到 VIN，则包括该电流。请参阅节 6.5 中的 I_{EN} 。请注意，如果连接到低于 5V 的电压，则该电流会降至非常低的值。
- I_{BIAS} 是 BIAS 输入汲取的偏置电流。请参阅节 6.5 中的 I_{BIAS} 。
- I_{div} 是用于设置输出电压的反馈分压器汲取的电流。
- η_{eff} 是降压转换器的轻负载效率，从降压转换器的输入电流中移除了 I_{Q_VIN} 。 $\eta_{eff} = 0.8$ 是一个可在正常运行条件下使用的保守值。

7.4 器件功能模式

7.4.1 关断模式

器件的 EN 引脚可提供电气开/关控制功能。当 EN 引脚电压低于 0.4V 时，转换器和内部 LDO 均无输出电压，器件处于关断模式。在关断模式下，静态电流降至 0.6μA (典型值)。

7.4.2 待机模式

内部 LDO 的 EN 阈值低于转换器的输出。当 EN 引脚电压高于 1.1V (最大值) 且低于输出电压的精密使能阈值时, 内部 LDO 将 VCC 电压稳定在 3.3V (典型值)。一旦 VCC 高于其 UVLO, 精密使能电路就会导通。除非 EN 引脚上的电压超过其精密使能阈值, 否则 SW 节点的内部功率 MOSFET 将保持关断状态。该器件还采用 UVLO 保护。如果 VCC 电压低于其 UVLO 电平, 则转换器的输出将关闭。

7.4.3 工作模式

只要 EN 引脚电平比 V_{EN} 、 V_{IN} 足够高, 满足了 $V_{IN_OPERATE}$ 要求, 并且不存在其他故障条件, 该器件就处于工作模式。使之工作的最简单方法是将 EN 引脚连接到 V_{IN} , 这样可以在施加的输入电压超过最小 $V_{IN_OPERATE}$ 时实现自启动。

在工作模式下, 根据负载电流、输入电压和输出电压, 器件有六种工作模式:

- 连续导通模式 (CCM): 负载电流大于电感器电流纹波的一半时, 开关频率固定
- 自动模式 - 轻负载运行: 在超轻负载下开关频率降低时为 PFM
- FPWM 模式 - 轻负载运行: 负载电流低于电感器电流纹波的一半时为断续导通模式 (DCM)
- 最短导通时间: 在高输入电压、低输出电压下, 开关频率会降低以保持稳压。
- 压降模式: 降低开关频率以更大限度地减小压降时采用该模式。

7.4.3.1 CCM 模式

有关器件的以下运行说明, 请参阅节 7.2 和图 7-16 中的波形。在 CCM 中, 该器件以变化的占空比 (D) 打开内部高侧 (HS) 和低侧 (LS) NMOS 开关, 从而提供稳定的输出电压。在 HS 开关导通期间, SW 引脚电压 V_{SW} 摆动至大约 V_{IN} , 电感器电流 i_L 以线性斜率增加。HS 开关由控制逻辑关闭。在 HS 开关关闭时间 t_{OFF} , LS 开关打开。电感器电流通过 LS 开关放电, 这会强制 V_{SW} 通过 LS 开关两端的压降摆动到地电位以下。转换器环路调节占空比以保持恒定的输出电压。D 由 HS 开关在开关周期内的导通时间定义:

$$D = t_{ON} / t_{SW} \quad (5)$$

在忽略损耗的理想降压转换器中, D 与输出电压成正比, 与输入电压成反比:

$$D = V_{OUT} / V_{IN} \quad (6)$$




图 7-16. 连续导通模式 (CCM) 下的 SW 电压和电感器电流波形

7.4.3.2 自动模式 - 轻负载运行

该器件在轻负载时有两种运行模式。一种称为自动模式运行，可在重负载和高效轻负载情况下实现正常电流模式运行之间的无缝转换。另一种称为 **FPWM** 模式，即使在空载时也能保持满频率。器件以哪种模式运行取决于所采用的出厂选项。请参阅节 4。请注意，当频率与外部信号同步时，所有器件都以 **FPWM** 模式运行。


在自动模式下，器件在负载低于大概十分之一的额定最大输出电流时采用轻负载运行。轻负载运行采用两种技术来提高效率：

- 二极管仿真，支持 **DCM** 运行
- 降频

请注意，虽然这两个特性相互配合来实现出色的轻负载运行，但它们是彼此独立的。

7.4.3.2.1 二极管仿真

二极管仿真可防止反向电流通过电感器，这需要较低的频率来调节给定的固定峰值电感器电流。二极管仿真还会随着频率的降低而限制纹波电流。在峰值电流固定的情况下，随着输出电流降至零，频率必须降至接近零以保持稳定。




在自动模式下，一旦 **SW** 节点电流接近零，低侧器件就会关闭。因此，在运行二极管仿真时，输出电流小于 **CCM** 模式中电感器纹波的一半后，该器件就会以 **DCM** 模式运行。

图 7-17. PFM 操作

该器件在自动模式下具有最小峰值电感器电流设置。电流在固定输入电压下降至低电平后，导通时间恒定。然后，通过调整频率来实现稳压。这种工作模式称为 **PFM** 模式稳压。

7.4.3.2.2 降频

只要输出电压为高电平，该器件就会降低频率。只要内部信号 **Comp** 为低电平并且 **FB** 的稳压设定点与施加到 **FB** 的电压之间存在偏差，就会启用此功能。最终结果是，在自动模式下轻负载运行时的输出阻抗比正常工作时大。当器件完全空载时，输出电压必须大约为 1% 高电平。



在自动模式下，一旦输出电流低于器件大概 1/10 的额定电流，输出电阻会增加，以便在降压转换器完全空载时输出电压为 1% 高电平。


图 7-18. 自动模式下稳态输出电压与输出电流间的关系

在 PFM 模式下运行时，需要在输出电压上提供小幅的直流正偏移量来激活 PFM 检测器。PFM 中的频率越低， V_{OUT} 上所需的直流偏移量就越大。如果 V_{OUT} 上的直流偏移量不可接受，则可以在 V_{OUT} 或 FPWM 模式下使用虚拟负载来减少或消除此偏移量。

7.4.3.3 FPWM 模式 – 轻负载运行

与自动模式运行类似，轻负载运行期间的 FPWM 模式运行也被选为出厂选项。

在 FPWM 模式下，频率在轻负载时保持不变。为了保持频率，允许有限的反向电流流过电感器。反向电流受反向电流限制电路限制，有关反向电流限制值，请参阅节 6.5。




在 FPWM 模式下，即使 I_{OUT} 小于 I_{ripple} 的一半，也可实现连续导通 (CCM)。

图 7-19. FPWM 模式运行

对于所有器件，在 FPWM 模式下，如果输出电压足够高，即使在轻负载时也能实现最短导通时间，则频率降低仍然可用，从而在涉及上拉输出的故障期间实现良好的行为。

7.4.3.4 最短导通时间 (高输入电压) 运行

即使输入电压与输出电压比要求导通时间小于具有给定时钟设置的芯片的最短导通时间（通过使用谷值电流控制来实现），器件也会继续调节输出电压。补偿电路始终决定最大峰值电感器电流和最大谷值电感器电流。如果由于任何原因超过谷值电流，则时钟周期会延长，直到谷值电流降至补偿电路确定的值以下。如果转换器未在电流限制下运行，则最大谷值电流设置为高于峰值电感器电流，以防止使用谷值控制，除非无法仅使用峰值电流进行调节。如果输入电压与输出电压比过高，即使电流超过补偿规定的峰值，高侧器件也无法足够快地关断以调节输出电压。因此，补偿电路可降低峰值电流和谷值电流。一旦补偿电路选择了足够低的电流，谷值电流就会与补偿电路所要求的电流相匹配。在这些条件下，低侧器件保持导通状态，并阻止下一个时钟周期启动，直到电感器电流降至所需的谷值电流以下。由于导通时间固定为最小值，因此这种类型的运行与使用 COT 控制方案的器件的运行类似；请参阅图 7-20。




在谷值控制模式下，调节最小电感器电流，而不是峰值电感器电流。

图 7-20. 谷值电流模式运行


7.4.3.5 压降

压降运行被定义为任何需要频率下降以实现所需占空比的输入/输出电压比。在给定的时钟频率下，占空比受最短关断时间的限制。达到该限值后，如果保持时钟频率，输出电压将下降。该器件不允许输出电压下降，而是将导通时间延长到时钟周期结束后，直至达到所需的峰值电感器电流。一旦达到峰值电感器电流或一旦经过大约 $9\mu\text{s}$ 的预定最大导通时间 $t_{\text{ON_MAX}}$ ，时钟就可以开始一个新的周期。因此，一旦由于存在最短关断时间，所需占空比无法在所选时钟频率下实现，频率就会下降以保持稳定。如果输入电压足够低，即使在导通时间为 $t_{\text{ON_MAX}}$ 时也无法调节输出电压，则输出电压会降至略低于输入电压 V_{DROP1} 。有关从压降中恢复的更多信息，请参阅图 7-9。



输出电压和频率与输入电压间的关系：如果输入电压和输出电压设置之间的差异很小，IC 会降低频率以保持稳压。如果输入电压过低，无法在大约 110kHz 的频率下提供所需的输出电压，则输入电压会跟踪输出电压。

图 7-21. 压降中的频率和输出电压



压降时的开关波形。电感器电流需要比正常时钟更长的时间才能达到所需的峰值。因此，频率会下降。该频率下降受到 t_{ON_MAX} 的限制。

图 7-22. 压降波形

8 应用和实施

备注

以下应用部分中的信息不属于 TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客户应负责确定器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。

8.1 应用信息

LMQ61460-Q1 DC-DC 降压转换器通常用于将较高的直流电压转换为较低的直流电压，最大输出电流为 6A。在 400kHz 下使用 4 层 LMQ61460EVM，该器件可以在环境温度高至约 95°C 的情况下承受 6A 连续负载；请参阅。以下设计过程可用于为 LMQ61460-Q1 选择元件。

8.2 典型应用

图 8-1 显示了器件的典型应用电路。该器件旨在各种外部元件和系统参数下正常工作。但是，内部补偿针对特定的外部电感和输出电容进行了优化。表 8-2 作为快速入门指南，提供了一些常见配置的典型元件值。




图 8-1. 示例应用电路

8.2.1 设计要求

表 8-1 展示了详细设计过程示例的参数：

表 8-1. 详细设计参数

设计参数	示例值
输入电压	13.5V (5 V 至 36V)
恒定 f_{sw} 的输入电压	8V 至 18V
输出电压	5V
最大输出电流	0A 至 6A
开关频率	400kHz

表 8-2. 典型外部组件值

f _{sw} (kHz)	V _{OUT} (V)	L1 (μH)	C _{OUT} (额定值)	R _{FBT} (kΩ)	R _{FBB} (kΩ)	C _{BOOT} (μF)	R _{BOOT} (Ω)	C _{VCC} (μF)	C _{FF} (pF)	R _{FF} (kΩ)
2100	3.3	1	3 × 22μF 陶瓷电容器	100	43.2	0.1	0	1	10	1
400	3.3	4.7	3 × 47μF 陶瓷电容器	100	43.2	0.1	0	1	4.7	1
2100	5	1.5	2 × 22μF 陶瓷电容器	100	24.9	0.1	0	1	22	1
400	5	4.7	2 × 47μF 陶瓷电容器	100	24.9	0.1	0	1	22	1



8.2.2 详细设计过程

以下设计过程适用于图 8-1 和表 8-1。

8.2.2.1 选择开关频率

选择开关频率时需权衡转换效率和整体设计尺寸。较低的开关频率意味着较小的开关损耗，通常会实现更高的系统效率。不过，较高的开关频率允许使用较小的电感器和输出电容器，因此得到的设计更加紧凑。

在选择工作频率时，最重要的考虑因素是热限制。此约束通常决定频率选择。对于运行频率为 400kHz 的电路，请参阅图 8-2；对于运行频率为 2.1MHz 的电路，请参阅图 8-3。这些曲线显示了给定环境温度下、给定开关频率下可支持的输出电流大小。请注意，功率耗散取决于布局，因此虽然这些曲线是一个良好的起点，但任何设计中的热阻都将不同于用于生成图 8-2 和图 8-3 的估算值。最高温度额定值基于 LMQ61460EVM，电路板面积约为 100mm × 80mm。除非提供了更大的覆铜区或冷却以降低有效 R_{θJA}，否则若环境温度为 105°C 且开关频率设置为 2.1MHz，则负载电流通常限制为 4A。



另外两个注意事项是器件在设置频率时必须保持的最大和最小输入电压。由于该器件会在通常无法通过最短导通时间或最短关断时间进行调整的条件下调整其频率，因此这些限制仅对于需要恒定频率运行的输入电压很重要。

如果在高输入电压下不需要折返，请使用方程式 7：

$$f_{sw} \leq \frac{V_{OUT}}{V_{IN(MAX2)} \cdot t_{ON_MIN(MAX)}} \quad (7)$$

如果需要考虑低输入电压下的折返问题，请使用方程式 8：

$$f_{sw} \leq \frac{V_{INeff}(MIN2) - V_{OUT}}{V_{INeff}(MIN2) \cdot t_{OFF_MIN}(MAX)} \quad (8)$$

其中：

- $V_{INeff}(MIN2) = V_{IN}(MIN2) - I_{OUT}(MAX) \times (R_{DS(ON)}(MAX) + DCR(MAX))$
- $DCR(MAX)$ 是电感器的最大 DCR。

有关 $t_{OFF_MIN}(MAX)$ 和 $R_{DS(ON)_HS}(MAX)$ ，请参阅节 6.5。

第四个限制条件是 IC 的额定频率范围。请参阅节 6.5 中的 f_{ADJ} 。在选择频率时，必须考虑上述所有四个限制条件：热性能、 $V_{IN}(MAX2)$ 、 $V_{IN}(MIN2)$ 和器件额定频率范围。

许多应用要求可以避开 AM 频带。这些应用往往以比 AM 频带低 400kHz 的频率或比 AM 频带高 2.1MHz 的频率运行。在本例中，选择了 400kHz。

8.2.2.2 设置输出电压

器件的输出电压通过一个电阻分压器网络从外部调节。建议的输出电压范围如节 6.3 所示。分压器网络由 R_{FBT} 和 R_{FBB} 组成，并闭合输出电压与转换器之间的环路。转换器通过保持 FB 引脚上的电压与内部基准电压 V_{REF} 相等来调节输出电压。分压器的电阻是噪声拾取过多和输出负载过大之间的折衷。较小的电阻值会降低噪声灵敏度，但也会降低轻负载效率。 R_{FBT} 的建议值为 $100k\Omega$ ，最大值为 $1M\Omega$ 。如果为 R_{FBT} 选择了 $1M\Omega$ ，那么必须在此电阻器上使用前馈电容器来提供足够的环路相位裕度（请参阅节 8.2.2.10）。选择 R_{FBT} 后，使用方程式 3 选择 R_{FBB} 。 V_{REF} 的标称值为 1V。对于该 5V 示例，选择 $R_{FBT} = 100k\Omega$ 且 $R_{FBB} = 24.9k\Omega$ 。

8.2.2.3 电感器选型

电感值和饱和电流是选择电感器的参数。电感值基于理想的纹波电流峰峰值得出，通常选择为最大输出电流的 20% 至 40% 范围。经验表明，对于具有固定输入电压的系统，电感纹波电流的最佳值为最大负载电流的 30%；对于具有可变输入电压的系统，例如汽车中的 12 伏电池，则为 25%。请注意，当为最大负载远小于器件可用最大值的应用选择纹波电流时，仍必须使用最大器件电流。方程式 9 可计算电感值。常数 K 是电感器电流纹波的百分比。这个示例中选择了 $K = 0.25$ 并得出了电感约为 $5.25\mu H$ 。选择的下一个标准值为 $4.7\mu H$ 。

$$L = \frac{V_{IN} - V_{OUT}}{f_{sw} \cdot K \cdot I_{OUT}(MAX)} \cdot \frac{V_{OUT}}{V_{IN}} \quad (9)$$

电感器的饱和电流额定值必须至少与高侧开关电流限制 I_{L_HS} 相等（请参阅节 6.5）。此大小可确保即使在输出短路期间电感器也不会饱和。当电感磁芯材料饱和时，电感下降到一个非常低的值，导致电感电流上升非常快。虽然谷值电流限值 I_{L_LS} 旨在降低电流耗尽的风险，但饱和电感器会使电流迅速上升到高电平。这一上升可能会导致元件损坏；请勿使电感器饱和。采用铁氧体磁芯材料的电感器具有非常硬的饱和特性，但通常比铁粉磁芯具有更低的磁芯损耗。铁粉磁芯具有软饱和，允许在一定程度上放宽电感器的额定电流。但在通常高于 1MHz 的频率下，它们具有更多的内芯损耗。在任何情况下，电感器饱和电流不得小于器件的高侧电流限制 I_{L_HS} （请参阅节 6.5）。为了避免次谐波振荡，电感值不得小于方程式 10 中给出的值。最大电感值受到电流模式控制正确执行所需的最小电流纹波的限制。作为经验法则，在正常情况下，最小电感器波纹电流必须不少于器件最大额定电流的约 10%。

$$L \geq 0.32 \cdot \frac{V_{OUT}}{f_{sw}} \quad (10)$$

方程式 10 假设本设计必须在输入电压接近或处于压降时运行。如果本设计的最低工作电压足够高，可将占空比限制在 50% 以下，使用**方程式 11** 代替**方程式 10**。

$$L \geq 0.2 \cdot \frac{V_{OUT}}{f_{sw}} \quad (11)$$

请注意，如果选择大于使用**方程式 9** 至**方程式 11** 计算得出的最小电感的电感器，则会导致限制输出纹波所需的输出电容减少，但需要更多的输出电容来管理大型负载瞬变。请参阅**节 8.2.2.4**。

8.2.2.4 输出电容器选型

输出电容器的值和及其 ESR 决定了输出电压纹波和负载瞬态性能。输出电容器通常由负载瞬态要求决定，而不是由输出电压纹波决定。**表 8-3** 可用于为一些常见应用查找输出电容器和 C_{FF} 选择。请注意， $1k\Omega R_{FF}$ 必须与 C_{FF} 串联使用。在此示例中，需要改善瞬态性能，将 2 个 $47\mu F$ 陶瓷作为输出电容器，将 $22pF$ 陶瓷作为 C_{FF} 。

表 8-3. 建议的输出陶瓷电容器和 C_{FF} 值

频率	瞬态性能	3.3V 输出		5V 输出	
		陶瓷输出电容	C_{FF}	陶瓷输出电容	C_{FF}
2.1MHz	最小值	$3 \times 22\mu F$	$10pF$	$2 \times 22\mu F$	$22pF$
2.1MHz	更好的瞬态	$2 \times 47\mu F$	$33pF$	$3 \times 22\mu F$	$33pF$
400kHz	最小值	$3 \times 47\mu F$	$4.7pF$	$2 \times 47\mu F$	$10pF$
400kHz	更好的瞬态	$4 \times 47\mu F$	$33pF$	$3 \times 47\mu F$	$33pF$

为了更大程度地减小陶瓷电容，可将低 ESR 电解电容器与最小陶瓷电容并联使用。**表 8-4** 显示了使用电解电容器时建议的输出陶瓷电容 C_{FF} 值，可以根据这些值开始设计输出电解电容器。

表 8-4. 建议的电解和陶瓷电容器以及 C_{FF} 值

频率	瞬态性能	3.3V 输出		5V 输出	
		C_{OUT}	C_{FF}	C_{OUT}	C_{FF}
400kHz	最小值	$2 \times 47\mu F$ 陶瓷电容器 + $1 \times 470\mu F$ 、 $100m\Omega$ 电解电容器	$10pF$	$3 \times 22\mu F$ 陶瓷电容器 + $1 \times 470\mu F$ 、 $100m\Omega$ 电解电容器	$10pF$
400kHz	更好的瞬态	$3 \times 47\mu F$ 陶瓷电容器 + $2 \times 280\mu F$ 、 $100m\Omega$ 电解电容器	$33pF$	$4 \times 22\mu F$ 陶瓷电容器 + $1 \times 560\mu F$ 、 $100m\Omega$ 电解电容器	$22pF$

大多数陶瓷电容器提供的电容远小于电容器的额定值。务必检查所选的任何电容器的初始精度、温度降额和电压降额。生成的**表 8-3** 和**表 8-4** 假定 16V X7R 汽车级电容器的降额为典型降额。如果使用电压较低、非汽车级或额定温度较低的电容器，则可能需要比所列数目更多的电容器。

8.2.2.5 输入电容器选型

除了提供纹波电流并将开关噪声与其他电路隔开之外，陶瓷输入电容器还为转换器提供了一个低阻抗源。该器件输入端需要最低 $10\mu F$ 的陶瓷电容，其额定值必须至少达到应用所需的最大输入电压；最好是最大输入电压的两倍。可以增大该电容以帮助降低输入电压纹波，并在负载瞬态期间保持输入电压。此外，必须在每个输入/接地引脚对 (VIN1/PGND1 和 VIN2/PGND2) 上使用小外壳尺寸 $100nF$ 陶瓷电容器，该电容器紧邻转换器，可为器件内部的控制电路提供高频旁路。这些电容器还可抑制 SW 节点振铃，从而降低 SW 节点上的最大电压和 EMI。两个 $100nF$ 电容器也必须具有 50V 的额定电压，并且具有 X7R (或更高性能) 电介质。VQFN-HR (RJR) 封装在其两侧提供了两个输入电压引脚和两个电源地引脚，这使得输入电容器能够拆分并针对内部功率 MOSFET 实现正确放置，从而提高输入旁路的有效性。在此示例中，使用了两个 $4.7\mu F$ 和两个 $100nF$ 陶瓷电容器，每个 VIN/PGND 位置各一个。也可以在封装的一侧使用单个 $10\mu F$ 。

很多时候，在输入端并联电解电容与陶瓷电容是可取且必要的；当输入电源与变换器之间采用较长引线或走线连接时，尤其应当如此。该电容器的中等 ESR 有助于抑制由长电源引线引起的输入电源上的任何振铃。使用这个额外的电容器还有助于处理具有异常高阻抗的输入电源引起的瞬时电压骤降。

大多数输入开关电流流经陶瓷输入电容器。方程式 12 可计算该电流 方程式 12 的近似最坏工况 RMS 值，计算结果必须对照制造商额定最大值进行核查。

$$I_{RMS} \approx \frac{I_{OUT}}{2} \quad (12)$$

8.2.2.6 BOOT 电容器

该器件需要一个自举电容器连接在 CBOOT 引脚与 SW 引脚之间。此电容器存储的能量用于为高侧功率 MOSFET 的栅极驱动器供电。需要一个 100nF 的优质 (X7R) 陶瓷电容器，电压至少为 10V。

8.2.2.7 启动电阻器

可在 CBOOT 和 RBOOT 引脚之间连接一个启动电阻器。除非 EMI 对于所设计的应用至关重要，否则会将这两个引脚短接。这些引脚之间的 100Ω 电阻器可消除过冲。即使使用 0Ω，过冲和振铃也很小，如果输入电容器放置正确，则小于 2V。一个 100Ω 的启动电阻器，对应于大约 2.7ns 的 SW 节点上升时间，并在 2MHz 时将效率降低约 0.5%。为了更最大限度地提高效率，本示例选择了 0Ω。在大多数情况下，选择一个大于 100Ω 的 RBOOT 电阻值是不可取的，因为由此产生的 EMI 小幅改善不足以证明进一步降低效率是合理的。

8.2.2.8 VCC

VCC 引脚是内部 LDO 的输出，用于为转换器的控制电路供电。该输出需要在 VCC 和 AGND 之间连接一个 1μF、16V 陶瓷电容器，用于确保正常运行。通常，避免使用任何外部电路加载该输出。但是，该输出可用于为电源正常功能提供上拉电阻（请参阅节 7.3.5）。在这种情况下，阻值为 100kΩ 的上拉电阻器是一个不错的选择。请注意，当 $V_{EN_WAKE} < EN < V_{EN}$ 时，VCC 保持高电平。VCC 上的标称输出电压为 3.3V。请勿将此输出短接至地或任何其他外部电压。

8.2.2.9 BIAS

由于本设计中 $V_{OUT} = 5V$ ，因此 BIAS 引脚连接到 V_{OUT} 以降低 LDO 功率损耗。输出电压提供 LDO 电流，而不是输入电压。节省的功耗为 $I_{LDO} \times (V_{IN} - V_{OUT})$ 。当 $V_{IN} \gg V_{OUT}$ 且工作频率较高时，功耗节省会更加显著。为避免 V_{OUT} 噪声和瞬变耦合到 BIAS，可以在 V_{OUT} 和 BIAS 之间添加介于 1Ω 和 10Ω 之间的串联电阻。可以在 BIAS 引脚附近添加一个值为 1μF 或更高的旁路电容器以滤除噪声。注意，BIAS 引脚上允许的最大电压为 16V。

8.2.2.10 C_{FF} 和 R_{FF} 选择

前馈电容器 C_{FF} 用于改善具有低 ESR 输出电容器的电路的相位裕度和瞬态响应。由于此电容器可以将电路输出端的噪声直接传导至 IC 的 FB 节点，因此必须将一个 1kΩ 电阻器 R_{FF} 与 C_{FF} 串联。如果输出电容器的 ESR 零点低于 200kHz，则不得使用 C_{FF}。

如果输出电压小于 2.5V，C_{FF} 影响不大，因此可以忽略。如果输出电压大于 14V，则不得使用 C_{ff}，因为 C_{ff} 会在较高频率下引入过多增益。

8.2.2.11 外部 UVLO

在某些情况下，需要一个与器件内部提供的输入 UVLO 电平不同的输入电平，这可以通过使用图 8-4 中所示的电路来实现。器件导通时的输入电压被指定为 V_{ON} ，而关断电压为 V_{OFF} 。首先，R_{ENB} 阻值在 10kΩ 至 100kΩ 的范围内选择，然后由方程式 14 计算 R_{ENT} 和 V_{OFF} 。R_{ENB} 通常根据分压器必须消耗的电流来设置。方程式 13 可计算 R_{ENB}。

$$R_{ENB} = \frac{V_{EN} \cdot V_{IN}}{I_{DIVIDER} \cdot V_{ON}} \quad (13)$$




图 8-4. 使用 EN 的 UVLO

$$R_{ENT} = \left(\frac{V_{ON}}{V_{EN}} - 1 \right) \cdot R_{ENB}$$

$$V_{OFF} = V_{ON} \cdot (1 - V_{EN-HYST})$$

(14)

其中

- V_{ON} 为 V_{IN} 导通电压。
- V_{OFF} 为 V_{IN} 关断电压。
- $I_{DIVIDER}$ 为分压器电流。

8.2.3 应用曲线

除非另有说明，否则以下条件适用： $V_{IN} = 13.5V$ ， $T_A = 25^\circ C$ 。图 8-1 显示了电路，表 8-5 显示了相应 BOM。




图 8-5. LMQ61460-Q1 效率




图 8-6. LMQ61460-Q1 效率




图 8-7. LMQ61460-Q1 效率




图 8-8. LMQ61460-Q1 效率




图 8-9. LMQ61460-Q1 效率




图 8-10. LMQ61460-Q1 效率




图 8-11. LMQ61460-Q1 效率




图 8-12. LMQ61460-Q1 效率




图 8-13. LMQ61460-Q1 负载和线性调整率




图 8-14. LMQ61460-Q1 负载和线性调整率




图 8-15. LMQ61460-Q1 负载和线性调整率




图 8-16. LMQ61460-Q1 负载和线性调整率




图 8-17. LMQ61460-Q1 负载和线性调整率




图 8-18. LMQ61460-Q1 负载和线性调整率




图 8-19. LMQ61460-Q1 负载和线性调整率




图 8-20. LMQ61460-Q1 负载和线性调整率




图 8-21. LMQ61460-Q1 压降曲线




图 8-22. LMQ61460-Q1 压降曲线




图 8-23. LMQ61460-Q1 压降曲线




图 8-24. LMQ61460-Q1 压降曲线




图 8-25. LMQ61460-Q1 压降曲线




图 8-26. LMQ61460-Q1 压降曲线




图 8-27. LMQ61460-Q1 压降曲线






图 8-28. LMQ61460-Q1 压降曲线




$V_{OUT} = 5V$ $f_{SW} = 2100kHz$ 自动模式
 $I_{OUT} = 50mA$ $V_{IN} = 13.5V$

图 8-29. LMQ61460-Q1 开关波形和 V_{OUT} 纹波




$V_{OUT} = 5V$ $f_{SW} = 2100kHz$ FPWM 模式
 $I_{OUT} = 50mA$ $V_{IN} = 13.5V$

图 8-30. LMQ61460-Q1 开关波形和 V_{OUT} 纹波




$V_{OUT} = 5V$ $f_{SW} = 2100kHz$ 自动模式
 $I_{OUT} = 50mA$ $V_{IN} = 13.5V$

图 8-31. 在 50mA 负载下启动 LMQ61460-Q1




$V_{OUT} = 5V$ $f_{SW} = 2100kHz$ FPWM 模式
 $I_{OUT} = 50mA$ $V_{IN} = 13.5V$

图 8-32. 在 50mA 负载下启动 LMQ61460-Q1




$V_{OUT} = 3.3V$ $f_{SW} = 2100kHz$ FPWM 模式
 $I_{OUT} = 3.25A$ $V_{IN} = 13.5V$

图 8-33. 在 3.25A 负载下启动 LMQ61460-Q1




$V_{OUT} = 5V$ $f_{SW} = 2100kHz$ FPWM 模式
 $I_{OUT} = 5A$ 到短路 $V_{IN} = 13.5V$

图 8-34. LMQ61460-Q1 短路保护




$V_{OUT} = 5V$ $f_{SW} = 2100kHz$ FPWM 模式
 $I_{OUT} = \text{短路到 } 5A$ $V_{IN} = 13.5V$

图 8-35. LMQ61460-Q1 短路恢复




$V_{OUT} = 5V$ $f_{SW} = 2100kHz$ FPWM 模式
 $I_{OUT} = \text{短路}$ $V_{IN} = 13.5V$

图 8-36. LMQ61460-Q1 短路性能




$V_{OUT} = 5V$ $f_{SW} = 2100kHz$ FPWM 模式
 $I_{OUT} = 4A$ $V_{IN} = 13.5V \text{ 至 } 4V \text{ 至 } 13.5V$

图 8-37. LMQ61460-Q1 从压降中正常恢复




$V_{OUT} = 5V$ $f_{SW} = 400kHz$ 自动模式
 $I_{OUT} = 0A \text{ 至 } 6A \text{ 至 } 0A$ $V_{IN} = 13.5V$ $T_R = T_F = 6\mu s$

图 8-38. LMQ61460-Q1 负载瞬态




$V_{OUT} = 5V$ $f_{SW} = 400kHz$ FPWM 模式
 $I_{OUT} = 0A \text{ 至 } 6A \text{ 至 } 0A$ $V_{IN} = 13.5V$ $T_R = T_F = 6\mu s$

图 8-39. LMQ61460-Q1 负载瞬态




$V_{OUT} = 5V$ $f_{SW} = 400kHz$ 自动模式
 $I_{OUT} = 2A \text{ 至 } 5A \text{ 至 } 2A$ $V_{IN} = 13.5V$ $T_R = T_F = 3\mu s$

图 8-40. LMQ61460-Q1 负载瞬态




$V_{OUT} = 5V$ $f_{SW} = 400kHz$ 自动模式
 $I_{OUT} = 50mA$ 至 $6A$ $V_{IN} = 13.5V$ $T_R = T_F = 6\mu s$
至 $50mA$

图 8-41. LMQ61460-Q1 负载瞬态




$V_{OUT} = 3.3V$ $f_{SW} = 400kHz$ 自动模式
 $I_{OUT} = 0A$ 至 $6A$ 至 $0A$ $V_{IN} = 13.5V$ $T_R = T_F = 6\mu s$

图 8-42. LMQ61460-Q1 负载瞬态




$V_{OUT} = 3.3V$ $f_{SW} = 400kHz$ 自动模式
 $I_{OUT} = 2A$ 至 $4A$ 至 $2A$ $V_{IN} = 13.5V$ $T_R = T_F = 2\mu s$

图 8-43. LMQ61460-Q1 负载瞬态




$V_{OUT} = 5V$ $f_{SW} = 2100kHz$ 自动模式
 $I_{OUT} = 0A$ 至 $6A$ 至 $0A$ $V_{IN} = 13.5V$ $T_R = T_F = 6\mu s$

图 8-44. LMQ61460-Q1 负载瞬态



$V_{OUT} = 5V$ $f_{SW} = 2100kHz$ FPWM 模式
 $I_{OUT} = 0A$ 至 $6A$ 至 $0A$ $V_{IN} = 13.5V$ $T_R = T_F = 6\mu s$

图 8-45. LMQ61460-Q1 负载瞬态



$f_{SW} = 400kHz$ $V_{OUT} = 5V$ $I_{OUT} = 5A$
测试频率：150kHz 至 30MHz

图 8-46. 传导 EMI 与 CISPR25 限值 (黄色：峰值信号，蓝色：平均信号)




图 8-47. 传导 EMI 与 CISPR25 限值 (黄色: 峰值信号, 蓝色: 平均信号)




图 8-48. 辐射 EMI 杆状与 CISPR25 限值



图 8-49. 辐射 EMI 双锥垂直与 CISPR25 限值



图 8-50. 辐射 EMI 双锥水平与 CISPR25 限值




图 8-51. 辐射 EMI 对数垂直与 CISPR25 限值




图 8-52. 辐射 EMI 对数水平与 CISPR25 限值






图 8-53. 推荐的输入 EMI 滤波器



$f_{SW} = 2100\text{kHz}$ $V_{OUT} = 5\text{V}$ $I_{OUT} = 5\text{A}$

测试频率：150kHz 至 30MHz


图 8-54. 传导 EMI 与 CISPR25 限值 (黄色：峰值信号，蓝色：平均信号)



$f_{SW} = 2100\text{kHz}$ $V_{OUT} = 5\text{V}$ $I_{OUT} = 5\text{A}$

测试频率：30MHz 至 108MHz


图 8-55. 传导 EMI 与 CISPR25 限值 (黄色：峰值信号，蓝色：平均信号)



$V_{OUT} = 5\text{V}$ $f_{SW} = 2.1\text{MHz}$ $I_{OUT} = 4\text{A}$

测试频率：150kHz 至 30MHz


图 8-56. 辐射 EMI Red 与 CISPR25 限值



$V_{OUT} = 5\text{V}$ $f_{SW} = 2.1\text{MHz}$ $I_{OUT} = 4\text{A}$

测试频率：30kHz 至 300MHz

图 8-57. 辐射 EMI 双锥垂直与 CISPR25 限值



$V_{OUT} = 5\text{V}$ $f_{SW} = 2.1\text{MHz}$ $I_{OUT} = 4\text{A}$

测试频率：30MHz 至 300MHz

图 8-58. 辐射 EMI 双锥水平与 CISPR25 限值




图 8-59. 辐射 EMI 对数垂直与 CISPR25 限值




图 8-60. 辐射 EMI 对数水平与 CISPR25 限值




图 8-61. 推荐的输入 EMI 滤波器

表 8-5. 典型应用曲线的 BOM

V _{OUT}	频率	R _{FBB}	C _{OUT}	C _{IN} + C _{HF}	L	C _{FF}
3.3V	2100kHz	43.2kΩ	3 × 22μF	2 × 4.7μF + 2 × 100nF	1.5μH (MAPI 4020HT)	22pF
5V	2100kHz	24.9kΩ	2 × 22μF	2 × 4.7μF + 2 × 100nF	1.5μH (MAPI 4020HT)	22pF

8.3 电源相关建议

输入电源的特性必须符合本数据表中的 [节 6.1](#) 和 [节 6.3](#)。此外，输入电源必须能够向负载转换器提供所需的输入电流。[方程式 15](#) 计算平均输入电流。

$$I_{IN} = \frac{V_{OUT} \cdot I_{OUT}}{V_{IN} \cdot \eta} \quad (15)$$

其中

- η 是效率

如果转换器通过长导线或 PCB 布线连接到输入电源，则需要特别谨慎，以实现良好的性能。输入电缆的寄生电感和电阻可能会对转换器的运行造成不良影响。寄生电感与低 ESR 陶瓷输入电容器相结合，可形成欠阻尼谐振电路，从而在转换器或跳变 UVLO 的输入端产生过压瞬变。每当负载瞬变施加到输出时，寄生电阻都会导致 VIN 引脚上的电压下降。如果应用的工作电压接近最小输入电压，此下降可能导致转换器暂时关断并复位。要解决此类问题，最好的办法是缩短输入电源与转换器之间的距离，并将铝输入电容器与陶瓷电容器并联使用。此类电容器

的中等 ESR 有助于抑制输入谐振电路，并减少输入端的任何过冲或下冲。20 μ F 至 100 μ F 范围内的值通常足以提供输入抑制，并有助于在大负载瞬变期间保持输入电压稳定。

在某些情况下，转换器的输入端使用瞬态电压抑制器 (TVS)。一类此器件具有迅速反向特性（晶闸管类型）。不建议使用具有此类特性的器件。当 TVS 触发时，钳位电压降至非常低的值。如果该电压小于转换器的输出电压，则输出电容器通过器件向输入端放电。这种不受控制的电流会损坏 TVS 并导致较大的输入瞬态。

输入电压不得低于输出电压。在这种情况下（例如输入短路测试），输出电容器通过器件的 VIN 和 SW 引脚之间的内部寄生二极管放电。在这种情况下，电流会变得不受控制，从而可能损坏器件。如果认为这种情况很可能发生，则必须在输入电源和输出之间使用一个肖特基二极管。

8.4 布局

8.4.1 布局指南

任何直流/直流转换器的 PCB 布局对于实现设计的理想性能而言都至关重要。PCB 布局不良可能会破坏原本良好的原理图设计的运行效果。即使转换器正确调节，PCB 布局不良也意味着稳健的设计无法大规模生产。此外，转换器的 EMI 性能在很大程度上取决于 PCB 布局。在降压转换器中，最关键的 PCB 功能是由一个或多个输入电容器和电源地形成的环路，如图 8-62 所示。该环路承载大瞬态电流，在布线电感的作用下可能产生大瞬态电压。这些不必要的瞬态电压会破坏转换器的正常运行。因此，该环路中的布线必须宽且短，并且环路面积必须尽可能小以降低寄生电感。图 8-63 展示了针对器件电路关键元件的建议布局。

- 将一个或多个输入电容器尽可能靠近输入引脚对放置：VIN1 连接到 PGND1，VIN2 连接到 PGND2。每对引脚都相邻，简化了输入电容器的放置。使用 VQFN-HR 封装时，封装两侧各有两对 VIN/PGND，可提供对称布局并有助于更大限度地减少开关噪声和 EMI 的产生。使用较低层上的宽 VIN 平面将两个 VIN 对一同连接到输入电源。
- 将 VCC 的旁路电容器靠近 VCC 引脚和 AGND 引脚放置：必须使用短而宽的布线将该电容器连接到 VCC 和 AGND 引脚。
- 为 CBOOT 电容器使用宽布线：将 CBOOT 电容器放置在尽可能靠近器件的位置，并使用短而宽的布线连接到 CBOOT 和 SW 引脚。通过 VIN2 和 RBOOT 引脚之间的间隙在器件下方连接 SW，从而减少 SW 节点的暴露面积。如果使用了 RBOOT 电阻器，应尽可能将其靠近 CBOOT 和 RBOOT 引脚放置。如果需要高效率，可将 RBOOT 和 CBOOT 引脚短接。该短接必须尽可能靠近 RBOOT 和 CBOOT 引脚。
- 将反馈分压器尽可能靠近器件的 FB 引脚放置：将 R_{FBB}、R_{FBT} 和 C_{FF}（如果使用）在物理上靠近器件放置。通过 R_{FBB} 与 FB 和 AGND 的连接必须短且靠近器件上的这些引脚。到 V_{OUT} 的连接可能会更长一些。但是，不得将这一条较长的布线布置在任何可能电容耦合到转换器反馈路径的噪声源（例如 SW 节点）附近。
- PCB 的第 2 层必须是接地层：该层充当噪声屏蔽层和散热路径。使用第 2 层可减少输入环路中输入循环电流的闭合面积，从而降低电感。
- 为 V_{IN}、V_{OUT} 和 GND 提供宽路径：这些路径必须尽可能宽和直，以减少转换器输入或输出路径上的任何压降，并更大限度地提高效率。
- 提供足够大的 PCB 面积，以实现适当的散热：必须使铜面积足够大，以确保实现与最大负载电流和环境温度相称的低 R_{θJA}。使用 2 盎司（不少于 1 盎司）的铜制作 PCB 顶层和底层。如果 PCB 设计使用多个铜层（建议），则散热过孔也可以连接到内层散热接地平面。请注意，该器件的封装通过所有引脚进行散热。除为避免噪声而需要尽可能减小面积之外，所有引脚都必须使用宽布线。
- 保持较小的开关面积：保持 SW 引脚与电感器之间的铜区域尽可能短且宽。同时，必须更大程度地减小此节点的总面积，以帮助降低辐射 EMI。




图 8-62. 输入电流环路

8.4.1.1 接地及散热注意事项

如上所述，TI 建议使用一个中间层作为实心接地层。接地层可为敏感电路和布线屏蔽噪声，还可为控制电路提供低噪声基准电位。**AGND** 和 **PGND** 引脚必须使用旁路电容器旁边的过孔连接到接地平面。**PGND** 引脚直接连接到低侧 MOSFET 开关的源极，也直接连接到输入和输出电容器的接地端。**PGND** 网在开关频率下会产生噪声，会因负载变化而反弹。**PGND** 布线以及 **VIN** 和 **SW** 布线应限制在接地层的一侧。接地层另一侧的噪声要少得多，必须用于敏感的布线。

TI 建议通过使用靠近接地的过孔和 **V_{IN}** 连接到系统接地层或 **V_{IN}** 自举来提供足够的器件散热，这两种方法都将散热。系统接地平面、顶层和底层的覆铜越厚，越利于散热。使用四层电路板，四层的铜厚（从顶层开始）依次为：2oz/1oz/1oz/2oz。具有足够铜厚度和适当布局布线的四层电路板可实现低电流传导阻抗、适当的屏蔽和较低的热阻。

8.4.2 布局示例




图 8-63. 布局示例

9 器件和文档支持

9.1 文档支持

9.1.1 相关文档

请参阅以下相关文档：

- 德州仪器 (TI), [“设计高性能、低 EMI 的汽车电源”应用手册](#)
- 德州仪器 (TI), [LMQ61460-Q1 EVM 用户指南](#)
- 德州仪器 (TI), [“汽车双 USB Type-C 充电端口 \(30W 功率\)”测试报告](#)
- 德州仪器 (TI), [《EMI 滤波器组件及其针对汽车 DC/DC 稳压器的非理想特性》模拟设计期刊](#)
- 德州仪器 (TI), [“AN-2020 热设计：学会洞察先机，不做事后诸葛”应用手册](#)
- 德州仪器 (TI), [“优化 TPS54424/TPS54824 HotRod QFN 封装布局以改善热性能”应用手册](#)
- 德州仪器 (TI), [“AN-2162：轻松解决 DC-DC 转换器的传导 EMI 问题”应用手册](#)
- 德州仪器 (TI), [“采用 DC/DC 电源模块的实用性热设计”应用手册](#)

9.2 接收文档更新通知

要接收文档更新通知，请导航至 [ti.com](#) 上的器件产品文件夹。点击 [通知](#) 进行注册，即可每周接收产品信息更改摘要。有关更改的详细信息，请查看任何已修订文档中包含的修订历史记录。

9.3 支持资源

[TI E2E™ 中文支持论坛](#) 是工程师的重要参考资料，可直接从专家处获得快速、经过验证的解答和设计帮助。搜索现有解答或提出自己的问题，获得所需的快速设计帮助。

链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅 TI 的 [使用条款](#)。

9.4 商标

HotRod™ and TI E2E™ are trademarks of Texas Instruments.

所有商标均为其各自所有者的财产。

9.5 静电放电警告



静电放电 (ESD) 会损坏这个集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理和安装程序，可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

9.6 术语表

[TI 术语表](#) 本术语表列出并解释了术语、首字母缩略词和定义。

10 修订历史记录

注：以前版本的页码可能与当前版本的页码不同

Changes from Revision C (January 2021) to Revision D (August 2026)	Page
• 在数据表标题中添加了 MINT 2 命名规则.....	1
• 在 <i>特性</i> 部分添加了 MINT 2 命名规则.....	1
• 向 <i>说明</i> 部分添加了 MINT 2 命名规则.....	1

Changes from Revision B (September 2020) to Revision C (January 2021)	Page
• 将首页效率曲线从 2.1MHz 更改为 400kHz.....	1
• 更新了 应用曲线 以反映 6A 修整.....	37

Changes from Revision A (May 2020) to Revision B (September 2020)	Page
• 将器件状态从“预告信息”更改为“量产数据”	1
• 更新了整个文档中的表格、图和交叉参考的编号格式.....	1

11 机械、封装和可订购信息

下述页面包含机械、封装和订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
LMQ61460AASQRJRRQ1	Active	Production	VQFN-HR (RJR) 14	3000 LARGE T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 150	Q6146Q AAS
LMQ61460AASQRJRRQ1.A	Active	Production	VQFN-HR (RJR) 14	3000 LARGE T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 150	Q6146Q AAS
LMQ61460AFSQRJRRQ1	Active	Production	VQFN-HR (RJR) 14	3000 LARGE T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 150	Q6146Q AFS
LMQ61460AFSQRJRRQ1.A	Active	Production	VQFN-HR (RJR) 14	3000 LARGE T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 150	Q6146Q AFS

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


OTHER QUALIFIED VERSIONS OF LMQ61460-Q1 :

- Catalog : [LMQ61460](#)

NOTE: Qualified Version Definitions:

- Catalog - TI's standard catalog product


TAPE AND REEL INFORMATION



*All dimensions are nominal



Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
LMQ61460AASQRJRRQ1	VQFN-HR	RJR	14	3000	330.0	12.4	3.8	4.3	1.15	8.0	12.0	Q2
LMQ61460AFSQRJRRQ1	VQFN-HR	RJR	14	3000	330.0	12.4	3.8	4.3	1.15	8.0	12.0	Q2

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
LMQ61460AASQRJRRQ1	VQFN-HR	RJR	14	3000	367.0	367.0	38.0
LMQ61460AFSQRJRRQ1	VQFN-HR	RJR	14	3000	367.0	367.0	38.0



4223976/H 06/2026

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Minimum 0.1 mm solder wetting on pin side wall. Available for wettable flank version only.

EXAMPLE BOARD LAYOUT


RJR0014A

VQFN-HR - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 25X



4223976/H 06/2026

NOTES: (continued)


- This package is designed to be soldered to thermal pads on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sluea271).

EXAMPLE STENCIL DESIGN

RJR0014A

VQFN-HR - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
 BASED ON 0.1 mm THICK STENCIL
 PADS 1, 5, 9 & 11:
 90% PRINTED SOLDER COVERAGE BY AREA
 SCALE: 25X

4223976/H 06/2026

NOTES: (continued)

5. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要通知和免责声明

TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，不保证没有瑕疵且不做任何明示或暗示的担保，包括但不限于对适销性、与某特定用途的适用性或不侵犯任何第三方知识产权的暗示担保。

这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他安全、安保法规或其他要求。

这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的相关应用。严禁以其他方式对这些资源进行复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知识产权。对于因您对这些资源的使用而对 TI 及其代表造成的任何索赔、损害、成本、损失和债务，您将全额赔偿，TI 对此概不负责。

TI 提供的产品受 [TI 销售条款](#)、[TI 通用质量指南](#) 或 [ti.com](#) 上其他适用条款或 TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。除非德州仪器 (TI) 明确将某产品指定为定制产品或客户特定产品，否则其产品均为按确定价格收入目录的标准通用器件。

TI 反对并拒绝您可能提出的任何其他或不同的条款。

版权所有 © 2026，德州仪器 (TI) 公司

最后更新日期：2025 年 10 月